이 기사는 2025년 12월 12일 08:07 thebell 에 표출된 기사입니다.

SK하이닉스가 '큐빅(CUBIC) 공정 랩'을 출범했다. 이 조직은 차세대 D램인 '3D D램' 연구·개발을 전담하는 부서다.

SK하이닉스가 4F 스퀘어 버티컬 게이트(VG) 플랫폼 개발 조직에 이어 큐빅 공정 랩까지 출범시킨 것은 현행 D램 디자인 룰이 미세화 한계에 직면해서다. 업계에서는 6F 스퀘어 D램이 앞으로 약 두 세대 정도 더 유지될 것으로 보고 있다.

12일 업계에 따르면 SK하이닉스는 지난주 진행된 2026년 임원인사 및 조직개편에서 3D D램 개발을 담당하는 큐빅 공정 랩을 신설했다. 최익수 펠로우가 조직을 이끌게 됐다.

3D D램은 2030년 이후 상용화가 예상되는 차차세대 D램 플랫폼이다. SK하이닉스는 차세대 4F 스퀘어 VG D램을 거쳐 3D D램으로 이어지는 기술 전환 로드맵을 추진하고 있다. F는 반도체 공정에서 구현 가능한 최소 선폭을 의미한다. 차세대 구조인 4F 스퀘어는 한 셀이 2F × 2F 면적에 배치되는 구조로 동일 면적 대비 더 많은 셀을 집적할 수 있는 고밀도 설계 기술이다. 현재 D램은 6F 스퀘어 구조로 생산된다.

3D D램은 셀을 수직으로 적층해 성능과 집적도를 높이는 콘셉트의 제품이다. 이러한 수직 적층 개념은 이미 낸드에서 활용되고 있는 기술이다. 낸드는 셀 간 간섭 문제 등으로 인해 일찍이 3D 구조로 전환됐다.

SK하이닉스가 2030년 이후 상용화가 예상되는 3D D램의 전담 개발 조직을 신설한 데에는 3D D램의 개발 난도가 영향을 끼친 것으로 보인다. 3D D램은 D램 셀을 낸드처럼 수직으로 적층하는 콘셉트의 제품으로 이를 구현하려면 공정 전반에서 새로운 기술 접근이 요구된다. 반도체 소재 및 장비 업체들도 3D D램 구현을 위한 기술 요건에 난색을 표하고 있는 것으로 파악된다.

SK하이닉스는 아직 3D D램의 구체적인 상용화 시점을 확정하지 않은 상태다. 반면 경쟁사인 삼성전자는 10나노 이하 3세대 D램(0c D램)부터 3D D램 적용을 검토 중인 것으로 전해진다. 업계에서는 실제 상용화 시점은 2033년 전후가 될 것으로 보고 있다.

D램 업계 관계자는 "현재의 디자인 룰로는 D램 미세화가 한계에 이른 상태다"며 "이에 따라 4F 스퀘어 VG 플랫폼부터 3D D램 등 다양한 기술 개발이 진행되고 있다"고 말했다. 이어 "SK하이닉스를 비롯해 삼성전자, 마이크론, CXMT 등 모든 D램 기업들이 3D D램 연구에 뛰어든 상황"이라며 "3D D램에서는 의외로 중국 기업인 CXMT가 기술 개발에 가장 앞서있다"고 덧붙였다.

SK하이닉스는 올해 조직 개편에서 4F 스퀘어 VG 플랫폼과 개발과 양산 체계를 구축하는 전담 조직인 카펠라(Kapella) 공정 부서와 카펠라 TD(Technology Development) 조직을 꾸리기도 했다. 4F 스퀘어 VG 플랫폼은 10나노 이하 2세대 D램(0b D램)부터 적용될 것으로 예상된다.